10.3969/j.issn.1000-0682.2010.06.027
基于CPLD与51单片机的数字频率计的设计与应用
分析了数字式频率计测量的原理,在需求分析的基础上设计了频率计的硬件电路.用C语言及Verilog HDL硬件设计语言分别编制了单片机及CPLD上的人机交互、测量运算、数据处理等各个功能模块,实现了数字式频率测量的功能.实际应用表明,该数字频率计达到了预期的目标,能满足应用的要求.
数字频率测量、单片机、CPLD、Verilog HDL
TP216.1(自动化技术及设备)
2011-03-22(万方平台首次上网日期,不代表论文的发表时间)
共4页
95-97,108