一种基于SCL结构的差分型PFD

摘要：

提出一种差分型鉴相/频器(PFD),此鉴相/频器可以大幅度降低死区现象,并且可以避免UP和DN信号同时为逻辑高电平,从而减小电荷泵电流失配对整个环路的影响,降低环路的假频效应.这种差分型PFD在高速、低抖动、低假频PLL中有着广泛的应用.该电路基于Chartered 0.25 μm CMOS工艺,并用Hspice进行仿真,仿真结果表明,该PFD死区小于20 ps,并且可以大大降低VCO控制电压的纹波.

关键词：电子、鉴相/频器、SCL结构、抖动、假频

所属期刊栏目：23

分类号：TN763(基本电子电路)

在线出版日期：2005-04-28（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：54-57