基于DSP Builder的EIT正交序列解调方法与电路设计

摘要：

目的 设计一种用于电阻抗断层成像技术(EIT)测量的正交序列解调电路用以检测被测信号的模量和相位.方法 利用DSP Builder,在matlab/simulink中搭建模型文件(.mdl),并利用仿真激励验证方法与设计的正确性和合理性;再用Signal Compiler模块读取建模文件,生成VHDL文件和工具命令语言脚本,在Quartus Ⅱ中进行综合、适配、仿真和硬件实现.结果 仿真和测试结果均表明,所设计的正交序列解调电路能够有效提取被测信号的实部信息和虚部信息,在实验误差允许的范围内能很好满足EIT测量的要求.结论 基于DSP Builder的正交序列解调方法与电路设计能够给出EIT实部和虚部信息,为全信息复阻抗测量提供有力的技术支持.

关键词：电阻抗断层成像技术、正交解调、实部与虚部、DSP Builder、Quartus Ⅱ

所属期刊栏目：32

分类号：TN911.73

资助基金：天津市应用基础及前沿技术研究计划08JCYBJC14100;中央级公益性科研院所基本科研业务号项资助项目

在线出版日期：2010-01-15（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：276-279