数字可编程高分辨率多级脉冲延迟技术

摘要：

高速光电信号的时域采集并对其波形瞬态特征进行分析,取样采样得益于等效采样技术,通过触发沿不断延时来重构波形,打破了 ADC的速度位宽限制,实现低成本高带宽,同时也提高了测量精度.研究了一种基于FGPA控制高精细延迟线芯片的粗、细延多级脉冲延迟电路,外部输入1 MHz～30 GHz的触发时钟,预分频后,通过PLL(phase locked loop)将同步信号倍频到122～128 MHz,FPGA内部进行计数,产生倍频时钟周期的粗延时,再利用两个10 bit高精密延时线芯片级联,进一步实现了 5 ps精细延迟划分.通过粗细延时配合最终实现了范围达到10μs、分辨率5 ps的大动态范围、高分辨率延迟效果.

关键词：PLL、延时、FPGA、频率测量、信号同步

所属期刊栏目：41

分类号：TN78(基本电子电路)

资助基金：国家自然科学基金;山西省青年基金;山西省自然基金项目

在线出版日期：2022-10-08（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：169-172