基于FPGA的引信感应装定RS编码器设计

摘要：

针对传统引信感应装定系统中未能进行差错控制编码而在接收端出现码元传输错误不能进行纠错的问题, 基于FPGA设计了一套应用于引信装定系统的高速RS (15, 9) 编码器.RS码是线性分组码中一种典型的纠错码, 既能纠正随机错误又能纠正突发错误, 在现代通信领域中越来越受到重视.介绍了RS编码器的设计方法, 优化了其中乘法器的设计, 并利用Verilog语言在QuartusII 12.1上实现了功能仿真, 仿真结果与理论分析一致.利用Altium Designer设计了FPGA最小系统电路, 实现了程序与硬件的联调, 完成了RS编码器的设计.

关键词：FPGA、RS编码、引信装定

所属期刊栏目：38

分类号：TN911

在线出版日期：2019-05-31（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：112-115