基于FPGA的并行脉冲压缩算法设计与实现

摘要：

针对雷达系统中对脉冲压缩算法日益提高的实时性要求,文章设计实现了基于FPGA的并行流水的脉冲压缩.脉冲压缩算法在设计中基于DIT和DIF的FFT并行处理架构,相邻蝶形运算单元复用RAM,处理延时小,点数可参数配置.给出了整个脉压模块的并行流水架构和实现方案,给出了系统设计的硬件结构.仿真验证了结果的正确性,并对资源占用等指标进行了有效性评估.经过理论分析和实现结果表明,设计的脉冲压缩模块能获得比传统调用IP核实现的脉冲压缩模块更好的系统实时性和更小的资源占用率.

关键词：脉冲压缩算法、存储复用、并行流水、实时性

所属期刊栏目：37

分类号：TN431.2(微电子学、集成电路（IC）)

在线出版日期：2019-06-05（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：69-73