一种高精度的FPGA电路面积时序预测方法

摘要：

在FPGA上设计应用电路时,逻辑综合过程和物理综合过程需要反复进行多次,来满足面积时序约束.为了加速整个FPGA CAD流程,提出了一种在物理综合之前,使用前馈神经网络预测面积时序的方法.和FPGA布局布线工具VTR 7.0的实验结果相比,该神经网络预测面积平均相对误差(MRE)达到4.9%,预测时序平均相对误差(MRE)达到6.4%,和现有文献相比,具有预测时间早,预测精度高的特点.该预测模型将帮助用户缩短设计周期,在逻辑综合阶段更加全面探索设计空间,提高设计质量.

关键词：FPGACAD、面积、时序、预测、前馈神经网络

所属期刊栏目：36

分类号：TN402(微电子学、集成电路（IC）)

资助基金：国家自然科学基金61404140

在线出版日期：2017-07-17（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：31-35