祖冲之算法硬件实现与研究

摘要：

祖冲之(ZUC)算法是我国自主研制，纳入新一代宽带无线移动通信系统的国际加密标准，考虑现阶段祖冲之流密码算法的实现多为软件，效率和速度还有待提高。为适应大数据时代对高速数据实时加密的需求以及进一步推广 ZUC 算法的使用，结合 ZUC 算法特性，利用硬件描述语言 VHDL 对其进行高效的 FPGA 硬件设计，并使用 Xilinx 公司 ISE 软件进行综合仿真验证设计正确性，最后将模块封装成 IP 软核。结合 Xilinx 公司的 ARM 与 FPGA 联合平台设计相应的接口软件进行实际测试，性能分析和资源评估，为 ZUC 算法提供了一种高效硬件设计参考。最后给出 ZUC 模块在实际加密视频数据的应用，与纯软件实现相同功能相比，系统性能提升了3倍以上，可以满足实时视频数据的加密。

关键词：祖冲之(ZUC)算法、VHDL、FPGA

分类号：TP309.7;TN7(计算技术、计算机技术)

在线出版日期：2015-09-06（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：66-71