使用高带宽混合信号示波器进行FPGA调试

摘要：

由于FPGA内部包含大量传统探测方法无法触及到的逻辑节点,所以其调试堪称一大挑战.FPGA在引脚数方面的限制,也使得设计人员在进行调试时倍受限制.JTAG和内部逻辑分析仪等创新为他们解决这些问题带来了很大帮助,使他们能够将重要信号传送到FPGA之外进行分析.通常情况下,设计人员往往使用逻辑分析仪来调试FPGA.不过近年来,由于混合信号示波器(MSO)能够同时测量模拟信号和数字信号,所以渐渐变得常用.近些年,一些新应用的出现对FPGA收发信机速度提出了极高的要求,也使得FPGA调试越来越需要精确和高带宽的模拟测量以及数字分析.本文将讨论如何使用高带宽混合信号示波器对最一流的FPGA进行数字和模拟调试.

机标关键词：高带宽、混合信号示波器、逻辑分析仪、模拟调试、数字信号、信号传送、同时测量、探测方法、数字分析、收发信机、设计、人员、模拟信号、模拟测量、逻辑节点、新应用、引脚、数方、创新

所属期刊栏目：33

分类号：TN9;T-6

在线出版日期：2014-05-14（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：5-7