10.3969/j.issn.1002-8978.2009.10.021
高精度数字信号中和器的设计与实现
本文介绍了一种基于超高速数据采集技术的高精度时间间隔测量系统的设计.基于对高精度时间测量应用背景下,时间一数字转换器(Time-to-digital Converter,TDC)与数字信号中和器(Digital Signal Averager)优缺点的对比,本文并提出了一种高精度数字信号中和器的设计方案.完成了前端信号调理、超高速数据采集、高速时钟产生、FPGA硬件算法设计、USB2.0接口等模块设计.测试结果表明本系统最小时间分辨率334ps,测量范围0~20us,可广泛应用于高精度时间间隔测量领域.
时间数字转换、数字信号中和器、超高速数据采集、FPGA、USB2.0
28
TM935.1
2009-12-18(万方平台首次上网日期,不代表论文的发表时间)
共4页
79-82