一种低电压、高速CMOS运放的设计与仿真

摘要：

本文设计了一种基于流水线ADC系统应用的低电压、高速运算放大器,该运放使用折叠式共源共栅结构、稳定的电压偏置电路、新型的共模反馈电路,使运放达到更高的性能.设计基于BSIM3V3 Spice模型,采用SMIC标准0.18 μm CMOS工艺,用Cadence的Spectre工具对整个电路进行仿真.在1.8 V单电源电压、2 pF电容负载的工作条件下,仿真结果显示:直流开环增益为82 dB,其单位增益带宽为260 MHz,相位裕度60°,压摆率100 V/μs,建立时间约10 ns,功耗只有3.6 mW,达到了设计要求.

关键词：CMOS、运算放大器、折叠式共源共栅、共模反馈

所属期刊栏目：26

分类号：TN433(微电子学、集成电路（IC）)

在线出版日期：2007-12-10（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：43-46