10.3969/j.issn.1002-8978.2007.06.013
跳频码发生器的设计
系统以AT89S52单片机为控制核心,利用高速的FPGA(Cyclone)来发生DDS信号,并对跳频信号进行控制,完成对跳频码发生器的设计.跳频信号采用DDS滤波实现.系统跳频输出频率范围为10~15 MHz,单频输出时频率稳定度为1×10-5、频率精确度为1×10-6,最小频率间隔跳频为10 kHz,最大允许输入跳频点为50个,跳频速率高达100 000跳/秒.跳频点数和具体跳频点可由外界通过键盘输人给定.经测试,跳频速率较快,输出波形较好.
单片机、跳频码、FPGA、无源滤波、宽带功放、AGC
26
TN911.3
2007-08-06(万方平台首次上网日期,不代表论文的发表时间)
共3页
39-41