10.3969/j.issn.1002-8978.2006.02.014
一种混合模式BIST的低功耗设计
针对一种基于折叠集的test-per-clock结构的混合模式BIST进行了低功耗优化设计.该设计方案针对伪随机测试序列与折叠测试序列采用了不同的方法来优化测试生成器,在电路结构上利用双模式LFSR将两部分测试生成器有机地进行了结合.
低功耗设计、BIST、测试生成器、LFSR
25
TN407(微电子学、集成电路(IC))
2006-04-20(万方平台首次上网日期,不代表论文的发表时间)
共3页
48-50