VHDL语言设计数字电路

摘要：

在许多家电和工业的控制电路中,为了提高电路的稳定性或控制精度,已经把模拟信号转化为数字信号进行处理,所以数字电路在实际生活当中占很重要的位置,本文详细介绍了如何用VHDL语言开发数字电路,大大的简化了对工控电路的设计并且减低了成本.

关键词：VHDL MAXPLUS Ⅱ数字电路、时钟、仿真

所属期刊栏目：24

分类号：TP3;TP2

在线出版日期：2005-04-28（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：46-48