用于400 Gb/s以太网PCS的递推RS编码电路

摘要：

为了在 400 Gb/s以太网物理编码子层(PCS)中实现高速纠错编码,设计了一种递推里德-所罗门(RS)编码电路.该电路通过组合递推因子、输入数据和寄存器数据,可以得到递推RS编码电路的结果.采用VCS+Verdi软件对传统RS编码电路、递推RS编码电路进行仿真,并使用Nangate 45 nm开源工艺进行综合测试.仿真与测试结果表明:相较于并行RS(544,514)编码电路,使用递推RS编码电路可以大幅度减少时间开销;32 路递推RS(544,514)编码电路的面积降低了68%,功耗降低了60%.

关键词：400 Gb/s以太网、物理编码子层、RS码

所属期刊栏目：48

分类号：TN762(基本电子电路)

资助基金：四川省科技计划项目2023YFG0137

在线出版日期：2024-02-02（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：71-73