10.3969/j.issn.1002-5561.2013.01.016
基于FPGA的E3误码仪的设计与应用
设计了基于FPGA的E3速率等级的误码仪(E3-BER),由伪随机码产生模块、两路信号比较模块、计数模块和显示模块4部分构成,分别用E3-BER和SDH分析仪(ANT-5)测试了基于FPGA的SDH E3复用/解复用系统,在相同的测量时间内(1星期),误码均为0.测试结果间接验证了设计的正确性.
现场可编程门阵列、同步数字系列、E3、误码仪
37
TN914.3
陕西省教育厅科学研究计划2010JK716
2013-05-31(万方平台首次上网日期,不代表论文的发表时间)
共2页
51-52