基于FPGA的突发误码测试仪的设计

摘要：

传统误码测试仪通过统计误码比特数,采用长期平均误码率为指标,这在分析评估频繁突发误码信道性能时有一定局限性.文章提出了一种基于FPGA的突发误码测试仪设计方案,将突发误码持续时间、误码间隔时间及突发误码起止时刻作为性能评价指标,给出了误码持续长度检测的仿真结果,指出了位同步和序列同步是设计的关键.

关键词：突发误码测试仪、突发误码性能评价、位同步、序列同步、FPGA

所属期刊栏目：34

分类号：TN929.12;TM932

在线出版日期：2010-06-21（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：45-48