10.3969/j.issn.1002-5561.2009.07.009
一种新的8B/10B编解码方案设计与实现
对现有不同的8B/10B编解码方案进行了介绍和分析,同时研究8B/10B的编码特点和内在相关性,在此基础上提出一种可移植性SB/10B编解码方法,用VHDL语言进行设计,给出了仿真和综合结果.将其嵌入到FPGA中可构成一个资源占用少、速度快、可靠性高、可移植的IP核,实现了具体的硬件电路,验证了设计方法的有效性和可行性.
8B/10B、FPGA、查找表、VHDL
33
TN76(基本电子电路)
2009-08-05(万方平台首次上网日期,不代表论文的发表时间)
共4页
27-30