10.3969/j.issn.1002-5561.2008.08.005
一种基于Verilog HDL的OBS汇聚模块的实现方案
对光突发交换(OBS)网络的边缘节点进行了研究,给出了一种新型的OBS边缘节点汇聚模块的实现方案.与以往基于软件仿真的方法不同,该方案以FPGA芯片EP2C20Q240C8为平台,采用Verilog HDL语言编写实现.时序分析结果显示:该汇聚模块能够实现两种基本的汇聚算法(FAP和FBL),同时占用芯片资源和时延情况分析结果也能满足OBS网络的传输需求.
汇聚模块、光突发交换、Verilog HDL、FPGA
32
TN929.11
2008-09-24(万方平台首次上网日期,不代表论文的发表时间)
共4页
15-18