10.3969/j.issn.1002-5561.2008.02.011
基于JIT协议的OBS核心处理模块的设计与实现
设计并实现了一个基于JIT协议的OBS核心处理模块.该处理模块以FPGA为平台,用硬件描述语言Verilog实现,共包括四个子模块:帧解析模块、交叉矩阵、调度器和帧生成模块.经过实际测试,该处理模块的实际处理时间在100M的时钟下仅为400ns,有效地提高了OBS核心节点的处理速度.
OBS、JIT协议、核心处理模块、FPGA
32
TN929.11
国家自然科学基金90204006;国家高技术研究发展计划863计划2006AA01Z242;上海市"曙光计划"
2008-04-15(万方平台首次上网日期,不代表论文的发表时间)
共3页
35-37