10.3969/j.issn.1002-5561.2006.08.013
SDH中E1/VC-4异步映射复用的设计及FPGA实现
分析了SDH中E1支路信号异步映射复用进VC-4的过程,并据此完成了E1/VC-4异步映射与复用电路的设计与实现,对电路中各个功能模块的设计原理进行了详细分析,重点讨论了时钟/使能信号产生电路的设计和确定缓冲存储器容量的算法.最后本设计在ALTERA公司的EP1C6T144C8器件上进行了验证.
SDH、异步映射、异步FIFO、时分复用
30
TN929.1
2006-09-11(万方平台首次上网日期,不代表论文的发表时间)
共3页
44-46