10.3969/j.issn.1673-808X.2018.01.012
紧耦合处理器阵列重构的整数规划模型
为了降低可容错处理器阵列重构后的子阵列能耗开销,提出一种基于整数规划的模型来减少阵列的链接长度.该方法首先将处理器阵列中的处理器单元表示为一系列布尔变量,进而将相应逻辑列的链接长度表示为变量的函数.因此,构造链接长度最短的紧耦合处理器阵列,等价于求解整数规划模型中目标函数的最优值.分析表明,在该模型的基础上,结合整数规划求解器,可以得到紧耦合目标阵列.
重构、整数规划、超大规模集成处理器阵列、容错
38
TP301.6(计算技术、计算机技术)
国家自然科学基金61562015;广西自然科学基金2015GXNSFDA139038;桂林电子科技大学研究生创新计划2016YJCX12
2018-10-22(万方平台首次上网日期,不代表论文的发表时间)
共4页
61-64