一种用于产生高频八相位时钟的延时锁定环

摘要：

针对传统延时锁定环工作频率低、锁定范围窄的问题,设计了一种可产生高频宽范围八相位时钟的延时锁定环.设计一种仅由8个MOS管构成的高频鉴相器,这种高频鉴相器无传统鉴相器的复位端,可减小死区并降低抖动;采用差分串联电压开关逻辑作为压控延时单元,以满足宽范围延时的要求,并通过电阻矫正的方法解决其上升、下降沿延时不匹配的问题;采用旁路控制单元对压控延时线进行二次调节,增大延时范围的同时解决了失锁和谐波锁定的问题.基于SMIC 0.18μm CMOS工艺和1.8 V电源电压进行仿真,实现了一种用于产生高频八相位时钟的延时锁定环,芯片核心尺寸为0.03 mm2,锁定工作频率为1.8~4.5 GHz,在输入参考时钟为4.5 GHz下,抖动为3.2 ps,功耗为54 mW.

关键词：延时锁定环、多相时钟、鉴相器、压控延时单元

所属期刊栏目：37

分类号：TN43(微电子学、集成电路（IC）)

资助基金：国家自然科学基金61161003,61264001,61166004;广西精密导航技术与应用重点实验室基金DH201501

在线出版日期：2018-01-03（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：372-377