基于FPGA的Golay码编译码器

摘要：

短波信道中存在突发随机错误,为提高短波通信的可靠性,设计了一种基于 FPGA 的Golay码编译码器,用于纠正这种随机错误.编码器中编码工作由Golay码生成矩阵完成;译码器应用了一种基于Golay码奇偶校验矩阵的结构性质的快速译码算法完成译码和纠错.为充分利用 Spartan-II 芯片的硬件资源,编译码器采用了流水线方式与并行方式,并提高了系统时钟频率.该设计既有专用 ASIC 电路的快速性,又有 DSP 器件的灵活性.波形仿真结果表明了该Golay编译码器设计的正确性.

关键词：现场可编程门阵列、Golay 码编译码器、仿真、实现

所属期刊栏目：24

分类号：TP331.1(计算技术、计算机技术)

在线出版日期：2004-05-21（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：64-67