半导体釉-电瓷组合形式绝缘子串污闪特性试验分析

摘要：

针对半导体釉绝缘子存在的老化耗能问题,提出了半导体釉与普通电瓷绝缘子的组合方案(S-P组合绝缘子串).利用有限元方法对S-P组合绝缘子串进行了电位分析,进行了实际污秽闪络特性的试验,分析了这种组合形式绝缘子串的闪络过程,并与其它类型绝缘子进行了对比.试验结果表明:半导体釉绝缘子位于高压端的绝缘子串污闪特性优于其低压端污闪特性;单位绝缘长度和单位爬距的污闪电压,S-P组合绝缘子串低于半导体釉绝缘子,高于进行对比的电瓷绝缘子和一大一小复合绝缘子;维持半导体釉绝缘子表面污秽不变的情况下,普通绝缘子表面的污秽度提高,泄漏电流增大,S-P组合绝缘子串表面电位分布更均匀,产生的热量增加,抑制了沿面放电的产生,提高了污闪电压.

关键词：电位分布、半导体釉、组合绝缘子串、盐密、污闪特性、泄漏电流

所属期刊栏目：36

分类号：TM721.1;TM216(输配电工程、电力网及电力系统)

资助基金：国家自然科学基金50777033;国家重点基础研究发展计划973计划2009CB724503

在线出版日期：2011-12-12（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：2101-2106