面向信道建模应用的高斯随机数生成器的设计及实现

摘要：

为解决信道建模中硬件资源消耗大的问题，在噪声模块基于传统方法提出了一种改进型高斯随机数生成器的实现方案，该方案采用多项式曲线拟合，并采用一种新型的混合(即对数和均匀的组合)分段和压缩方案。通过Matlab搭建链路及基于Xilinx公司Virtex-6芯片实现结果表明：在对精度没有明显影响的情况下，新方案可以很大程度上节省硬件资源，且有较高的吞吐速率。

关键词：算法、现场可编程门阵列、高精度、混合分段

分类号：TP3;TN9

资助基金：国家科技重大专项2011ZX03001-003-01；重庆邮电大学青年科学基金工程A2012-91

在线出版日期：2014-08-05（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：75-79