10.3969/j.issn.1007-7162.2003.03.010
一种硬感知器的结构设计与EPGA实现
分析了单个神经元神经网络(即感知器)的结构特征;介绍了自顶向下的FPGA的设计方法,并在QUARTUSTMⅡ软件平台上实现了单个神经元的硬件神经网络.
神经网络、感知器、FPGA、VHDL、自顶向下
20
TN91;TN402
2004-01-15(万方平台首次上网日期,不代表论文的发表时间)
共5页
46-49,53
点击收藏,不怕下次找不到~
10.3969/j.issn.1007-7162.2003.03.010
神经网络、感知器、FPGA、VHDL、自顶向下
20
TN91;TN402
2004-01-15(万方平台首次上网日期,不代表论文的发表时间)
共5页
46-49,53
国家重点研发计划“现代服务业共性关键技术研发及应用示范”重点专项“4.8专业内容知识聚合服务技术研发与创新服务示范”
国家重点研发计划资助 课题编号:2019YFB1406304
National Key R&D Program of China Grant No. 2019YFB1406304
©天津万方数据有限公司 津ICP备20003920号-1
违法和不良信息举报电话:4000115888 举报邮箱:problem@wanfangdata.com.cn