基于FPGA循环冗余校验码系统设计

摘要：

针对数字通信系统信号在传输过程中产生误码问题，该文提出了基于FPGA循环冗余校验码的系统。利用硬件描述语言VHDL设计实现了循环冗余校验码的生成和校验过程，通过硬件平台QuartusII软件对CRC生成与校验的仿真验证，完成整个校验系统的设计，通过测试：系统提高了通信质量，缩短了设计周期，降低了通信中的误码率保证了数据的正确性和完整性，提高了数据通信的可靠性，有一定的工程应用价值。

关键词：数字通信、循环冗余校验码、CRC、VHDL

分类号：TN791(基本电子电路)

在线出版日期：2016-07-14（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：12-14,31