大面积芯片MEMS-IC集成工艺中wafer Scaling问题的初步解决及探讨

摘要：

本文描述了在集成电路-微机电(IC-MEMS)集成产品的研发制造过程中,光刻对准步骤出现的一个严重影响晶圆工艺加工可行性的问题——晶圆涨缩误差(wafer scaling error).wafer scaling error在IC半导体工艺中是无法避免的现象,其数值通常在1ppm以下,甚至远低于这个数值;而对于IC-MEMS产品而言,MEMS工艺时误差也可以控制在10ppm以下,一般不需要特别关注.本文描述的问题是,wafer scaling error的数值达到了30ppm以上,晶圆正常的光刻流程已无法进行.经过分析和实验,最终通过对晶圆进行应力补偿,将wafer scaling error的数值降低到了27ppm左右,虽然数值仍然比较大,但已经可以顺利进行光刻工艺的操作,而这样的误差水准在光刻工艺完成后,在产品上并没有导致超出接受范围的对准偏差.

关键词：集成电路-微机电、wafer scaling error、晶圆翘曲、应力补偿

所属期刊栏目：8

分类号：TN401;TN305.7;TP212

在线出版日期：2024-09-02（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：4-7