2.2GHz锁相环集成电路

摘要：

为满足高速数据传输系统对高速低抖动采样时钟的需求,通过Simulink行为级建模验证和Cadence工具设计仿真,基于TSMC 180 nm BCD工艺设计制造了 2.2 GHz电荷泵锁相环芯片,并进行了测试.锁相环电路在电荷泵中采用带反馈运算放大器的低漏电流结构,获得精准稳定的充放电电流;在压控振荡器中采用具有对称负载特性的延时单元及带反馈的自偏置电路,提高抗噪声能力.锁相环在 1.8 V工作电压下,输入基准时钟为 50 MHz时,功耗为 32 mW,输出时钟频率为 2.2 GHz,均方根抖动为 1 ps;在 1 MHz频率偏移量下,相位噪声为-87.84 dBc/Hz;在 10 MHz频率偏移量下,相位噪声为-112.55 dBc/Hz.测试结果表明,所设计的锁相环电路可稳定输出低噪声的 2.2 GHz时钟信号.

关键词：锁相环、压控振荡器、电荷泵、时钟抖动、模拟集成电路

所属期刊栏目：42

分类号：TN432(微电子学、集成电路（IC）)

资助基金：国家自然科学基金11875145

在线出版日期：2023-10-10（万方平台首次上网日期，不代表论文的发表时间）

页数：共8页

页码：1017-1024