一种具有子沟槽结构的屏蔽栅MOSFET的研究

摘要：

为了降低屏蔽栅沟槽型(SGT,Shield Gate Trench)MOSFET的导通电阻、提高器件的品质因数,通常使用增加屏蔽栅沟槽深度和密度的方法,但是在刻蚀高密度深沟槽时会使晶圆产生严重的翘曲现象.因此,提出一种100 V具有子沟槽(ST,Sub-Trench)的SGT(ST-SGT)器件结构.在相邻的主沟槽间插入子沟槽后,显著降低了器件栅极附近的电场峰值,避免栅氧化层出现过早击穿,同时较浅的子沟槽提升了外延层纵向电场分布的均匀性,改善了高密度深沟槽带来的晶圆翘曲问题.通过使用Sentaurus TCAD仿真软件,调节子沟槽深度和上层外延层电阻率两个重要参数,对ST-SGT进行优化设计.结果表明,当子沟槽深度为2.5μm、上层外延电阻率为0.23Ω·cm时,对应的ST-SGT的品质因数(FOM,Figure of Merit)最大,此时击穿电压为135.8 V,特征导通电阻为41.4 mΩ·mm2.优化后的ST-SGT与传统SGT相比,其FOM提高了19.6％.

关键词：屏蔽栅沟槽型MOSFET、电荷平衡、击穿电压、特征导通电阻、品质因数

所属期刊栏目：41

分类号：TN386(半导体技术)

资助基金：国家自然科学基金;江苏省研究生科研与实践创新计划项目;中央高校基本科研业务费专项

在线出版日期：2022-07-21（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：621-626