一种高速低抖动四相位时钟电路的设计

摘要：

超高速A/D转换器对精准的时钟电路提出严格要求,时钟抖动是影响其精度的重要因素.文章在分析时钟抖动对A/D转换器的影响后,介绍了一种适用于GHz的低抖动四相位时钟电路.电路采用时钟恢复电路、 四相位分布网络和相位校正电路,得到占空比稳定、 相位误差小的四相位时钟.采用0.18μm CMOS工艺实现,电路仿真表明,四相位输出时钟抖动102 fs,占空比调整范围30％～70％,功耗277 mW@1.8 V.

关键词：高速时钟、时钟抖动、多相位、时钟恢复、模数转换器、CMOS

所属期刊栏目：38

分类号：TN432(微电子学、集成电路（IC）)

资助基金：国家重大科技专项2016ZX03001

在线出版日期：2019-03-11（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：67-71,77