10.14106/j.cnki.1001-2028.2016.07.012
一种低损耗LTCC威尔金森功分器设计
设计了一种低损耗LTCC威尔金森功分器。采用低温共烧陶瓷技术,达到器件小型化设计的目的。利用交叉叠层的方法,减小了两路电路自身的寄生电容从而减小了功分器的插入损耗。为了验证该设计的可行性,采用这种结构设计制作通带为1425~1900 MHz的威尔金森功分器,加工后测得其插入损耗小于–3.25 dB,尺寸仅为3.2 mm×1.6 mm×0.9 mm。
低温共烧陶瓷、功分器、交叉叠层、低插损、寄生电容、小型化
35
TN626(电子元件、组件)
2016-07-18(万方平台首次上网日期,不代表论文的发表时间)
共4页
49-52