基于RISC-V和密码协处理器的SOC设计

摘要：

为了保障工业互联网设备在计算资源有限的硬件上敏感数据的机密性,同时更好地满足其低延迟的需求,通过扩展指令,在开源蜂鸟E203 MCU(Micro Control Unit,微控制单元)的基础上扩展了适用于AES(Advance Encryption Standard,高级加密标准)、RSA复合加密场景的协处理器,组成拥有安全场景扩展的RISC-V SOC(System on Chip,片上系统).与无扩展指令相比,协处理器加持下的AES 128 bit和RSA 1024 bit运算速度至少提升了230倍,在华虹40 nm工艺下,AES核综合后面积为30805μm2,物理设计后的硬核面积为44944μm2,吞吐率可达3.9 Gbps,RSA核综合后面积为94552μm2,物理设计后面积为129600μm2,吞吐率可达49.87 kbps.

关键词：硬件加速、RISC-V、高级加密标准、RSA、片上系统

所属期刊栏目：30

分类号：TN492(微电子学、集成电路（IC）)

在线出版日期：2022-12-27（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：70-74