基于RapidIO总线的VPX标准存储板设计
针对现代高性能嵌入式系统RapidIO总线信号接入的应用需求,采用K7系列FPGA和mSATA盘设计了一款RapidIO接口存储容量8TB的VPX标准存储板.提出了一种基于AXI总线的RapidIO端口控制器IP核的设计方法.在FPGA内部MircoBlaze上移植μcos-II系统,编写软件实现数据在mSATA、控制器及内存间高速传输的调度.利用CPS1848交换芯片搭建RapidIO网络,搭建硬件环境测试了存储板RapidIO接口有效数据传输速率,在5 Gb/s的链接状态下读操作可达1.3 GB/s,写操作可达1.1 GB/s,表明该设计具有高速数据存储性能.
RapidIO、VPX、mSATA、数据存储、AXI总线
25
TN91
2017-06-02(万方平台首次上网日期,不代表论文的发表时间)
共4页
141-144