一种适用于Chiplet测试的通用测试访问端口控制器电路设计

摘要：

在后摩尔时代里,Chiplet是当前最火热的异构芯片集成技术,具有复杂的多芯粒堆叠结构等特点.为了解决Chiplet在不同堆叠结构中的芯粒绑定后测试问题,基于IEEE 1838标准协议,该文提出一种适用于Chiplet测试的通用测试访问端口控制器(UTAPC)电路.该电路在传统测试访问端口(TAP)控制器的基础上设计了Chip-let专用有限状态机(CDFSM),增加了Chiplet测试路径配置寄存器和Chiplet测试接口电路.在CDFSM产生的配置寄存器控制信号作用下,通过Chiplet测试路径配置寄存器输出的配置信号来控制Chiplet测试接口电路以设置Chiplet的有效测试路径,实现跨层访问芯粒.仿真结果表明,所提UTAPC电路适用于任意堆叠结构的Chiplet的可测试性设计,可以有效地选择芯粒的测试,还节省了测试端口和测试时间资源并提升了测试效率.

关键词：3维集成电路、Chiplet、中介层、可测试性设计、IEEE 1838标准协议

所属期刊栏目：45

分类号：TN402(微电子学、集成电路（IC）)

在线出版日期：2023-07-26（万方平台首次上网日期，不代表论文的发表时间）

页数：共9页

页码：1593-1601