基于异构忆阻器的1T2M多值存储交叉阵列设计

摘要：

忆阻器作为一种新型电子元件,具有尺寸小、读写速度快、非易失性和易于与CMOS电路兼容等特性,是实现非易失性存储器最具发展前景的技术之一.但是已有的多值存储交叉阵列存在电路结构复杂、漏电流和存储密度低等问题,影响了多值存储交叉阵列的实用性.该文提出一种基于异构忆阻器的多值存储交叉阵列,其中存储单元由1个MOS管和两个具有不同阈值电压和Ron阻值的异构忆阻器构成(1T2M),可实现单个电压信号完成4值读写的操作,减少电流通路的同时简化了电路结构.通过PSpice进行仿真验证,表明所提出的1T2M多值存储器交叉阵列与已有工作相比,电路结构更简单,读写速度更快,并较好地克服了漏电流问题.

关键词：忆阻器、存储器、交叉阵列、漏电流

所属期刊栏目：43

分类号：TN601;TN710(电子元件、组件)

资助基金：国家自然科学基金;国家自然科学基金;湖南省高等学校重点实验室开放基金

在线出版日期：2021-06-23（万方平台首次上网日期，不代表论文的发表时间）

页数：共8页

页码：1533-1540