基于配置模式匹配和层次化映射结构的高效FPGA码流生成系统研究

摘要：

码流生成在FPGA电子设计自动化(EDA)流程中,提供应用电路在芯片上物理实现所需的精准配置信息.现代FPGA的发展一方面呈现出器件规模及码流容量越来越大的趋势,另一方面越来越多可变阵列大小的嵌入式应用(例如eFPGA)又要求码流生成器具备更高的配置效率以及更精简的可重构数据库.针对码流生成时间增加的问题和阵列规模任意缩放的需求,该文提出一种模式匹配和层次映射的码流生成方法,即对编程单元按配置模式进行分类建模,在配置时按模型进行调用匹配,并采用了层次化的码流映射策略,使得数据库可随阵列排布调整动态生成.该方法可有效应对FPGA嵌入式应用中码流容量的增大以及阵列规模可变所带来的挑战,同时相比平面化的建模及映射方法,码流配置的时间复杂度由O(n)降低为O(lgn).

关键词：FPGA、码流生成、嵌入式、配置模式、层次化

所属期刊栏目：41

分类号：TN402(微电子学、集成电路（IC）)

资助基金：国家自然科学基金61876172, 61704173;北京市科技重大专项课题Z171100000117019

在线出版日期：2019-12-13（万方平台首次上网日期，不代表论文的发表时间）

页数：共7页

页码：2585-2591