具有高资源利用率特征的改进型查找表电路结构与优化方法

摘要：

该文着重研究了FPGA芯片中核心模块基本可编程逻辑单元(BLE)的电路结构与优化设计方法,针对传统4输入查找表(LUT)进行逻辑操作和算术运算时资源利用率低的问题,提出一种融合多路选择器的改进型LUT结构,该结构具有更高面积利用率;同时提出一种对映射后网表进行统计的评估优化方法,可以对综合映射后网表进行重新组合,通过预装箱产生优化后网表;最后,对所提结构进行了实验评估和验证.结果表明:与Intel公司Stratix系列FPGA相比,采用该文所提优化结构,在MCNC电路集和VTR电路集下,资源利用率平均分别提高了10.428％ 和10.433％,有效提升了FPGA的逻辑效能.

关键词：基本可编程逻辑单元、查找表、进位链、映射、装箱

所属期刊栏目：41

分类号：TN402(微电子学、集成电路（IC）)

在线出版日期：2019-10-28（万方平台首次上网日期，不代表论文的发表时间）

页数：共7页

页码：2382-2388