利用参数稀疏性的卷积神经网络计算优化及其FPGA加速器设计

摘要：

针对卷积神经网络(CNN)在嵌入式端的应用受实时性限制的问题,以及CNN卷积计算中存在较大程度的稀疏性的特性,该文提出一种基于FPGA的CNN加速器实现方法来提高计算速度.首先,挖掘出CNN卷积计算的稀疏性特点;其次,为了用好参数稀疏性,把CNN卷积计算转换为矩阵相乘;最后,提出基于FPGA的并行矩阵乘法器的实现方案.在Virtex-7 VC707 FPGA上的仿真结果表明,相比于传统的CNN加速器,该设计缩短了19％的计算时间.通过稀疏性来简化CNN计算过程的方式,不仅能在FPGA实现,也能迁移到其他嵌入式端.

关键词：卷积神经网络、稀疏性、计算优化、矩阵乘法器、FPGA

所属期刊栏目：40

分类号：TP183(自动化基础理论)

资助基金：国家科技重大专项2016ZX01012101;国家自然科学基金61572520, 61521003 The National Science and Technology Major Project of the Ministry of Science and Technology of China2016ZX01012101;The National Natural Science Foundation of China61572520, 61521003

在线出版日期：2018-07-11（万方平台首次上网日期，不代表论文的发表时间）

页数：共7页

页码：1368-1374