基于最大时域瞬态噪声的去耦电容选择方法

摘要：

针对传统的基于频域目标阻抗的去耦电容选择方法存在过度设计的问题,该文提出基于最大时域瞬态噪声的去耦电容选择方法.首先,利用板级电流可由一系列三角脉冲近似合成这一性质,推导出了去耦电容瞬态电压噪声达到局部最大值的时刻及时域瞬态阻抗应该满足的条件,并通过分析VRM支路最大瞬态电压噪声确定了去耦电容的去耦时间范围;其次,通过研究去耦电容时域瞬态阻抗曲线的性质和特点,制定了去耦电容的选择标准.最后,提出基于最大时域瞬态噪声的去耦设计方案.通过对4个具有典型激励输入的实例进行去耦设计,结果表明,在输入激励条件相同且满足电压噪声要求的前提下,与传统频域目标阻抗法获得的去耦方案相比,该文提出的算法所需电容数量至少能减少24.59%以上.

关键词：集成电路、最大时域瞬态噪声、时域瞬态阻抗、时域去耦范围

所属期刊栏目：39

分类号：TN702(基本电子电路)

资助基金：国家自然科学基金项目61501345;中央高校基本科研业务费JB150212 The National Natural Science Foundation of China61501345;The Fundamental Research Funds for the Central Universities of ChinaJB150212

在线出版日期：2017-11-27（万方平台首次上网日期，不代表论文的发表时间）

页数：共7页

页码：2763-2769