椭圆曲线密码处理器的高效并行处理架构研究与设计
为了解决当前椭圆曲线密码处理器普遍存在灵活性低、资源占用大的问题,该文采用统计建模的方式,以面积-时间(AT)综合性能指标为指导,提出了一种面向椭圆曲线密码并行处理架构的量化评估方式,并确定3路异构并行处理架构可使处理器综合性能达到最优.其次,该文提出一个分离分级式存储结构和一个运算资源高度复用的模运算单元,可增强存储器的访问效率和运算资源的利用率.在90 nm CMOS工艺下综合,该文处理器的面积为21.62 mm,完成一次571GF(2)和521GF(p)上的点乘运算分别需要2.26 ms/612.4μJ和2.63 ms/665.4μJ.与同类设计相比,该文处理器不仅具有较高的灵活性、可伸缩性,而且其芯片面积和运算速度达到了很好的折中.
椭圆曲线密码、并行处理架构、量化评估、分离分级式存储结构、资源复用
39
TP309.7;TN402(计算技术、计算机技术)
国家自然科学基金61404175The National Natural Science Foundation of China 61404175
2017-11-27(万方平台首次上网日期,不代表论文的发表时间)
共8页
2487-2494