低存储高速可重构LDPC码译码器设计及ASIC实现
在星上应用中，能够融合多种标准的可重构低密度奇偶校验(LDPC)码译码器受到越来越广泛地关注。然而，由于星上存储资源受限以及空间辐射效应对存储器的影响，传统需要消耗大量存储资源的可重构LDPC译码器很难适用于星上高速信号处理。该文提出一种新颖的可重构译码器架构，通过分层流水线迭代实现高吞吐率，通过结合不同LDPC码字的结构特点实现低复杂度的可重构译码，通过简化存储迭代传递信息以及信道对数似然比(LLR)信息节省存储空间。流片实现结果表明，在台积电(TSMC)0.13mm工艺下，单路译码器最高可达1.5 Gbps的吞吐率，占用7.8 mm2的硅片面积，最高节省40%的存储资源。
低密度奇偶校验(LDPC)码、无线通信、可重构、低存储、高吞吐率、专用集成电路(ASIC)
TN911.22
国家自然科学基金61132002,61301079,91338103;北京高等学校青年英才计划项目和清华大学自主科研项目2011Z05117资助课题
2014-10-31（万方平台首次上网日期，不代表论文的发表时间）
共6页
2287-2292
