低功耗便携式数字音频广播收音机中AAC LC解码器的设计优化

摘要：

针对目前数字音频广播(DAB)收音机中DSP软件AAC+解码器功耗大的问题,该文提出了低功耗AAC LC解码器的ASIC设计,以极低的硬件代价完成了最基本的DAB+节目解码,加入DAB解码芯片后巧妙地实现了DAB+和DAB两种不同标准的兼容.该文设计优化了反量化与IMDCT算法,使用了分时工作法,从而实现了低功耗.该设计的系统时钟为16.384 MHz,采用0.18 μm CMOS工艺,功耗约为6.5 mW,并与DAB信道解码结合,通过了FPGA开发板上的实时验证,且完成了芯片的版图设计,芯片面积为14 mmz.

关键词：AAC LC解码器、数字音频广播(DAB)收音机、ASIC设计、FPGA验证、芯片版图

所属期刊栏目：33

分类号：TN764(基本电子电路)

资助基金：国家科技部基金2009GJF10046;重庆市科委基金2009AC2150;重庆市发改委基金

在线出版日期：2011-08-18（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：1229-1233