一种10位200kS/s65nm CMOS SAR ADC IP核
该文基于65 nm CMOS低漏电工艺,设计了一种用于触摸屏SoC的8通道10位200 kS/s逐次逼近寄存器型(Successive Approximation Register,SAR) A/D转换器(Analog-to-Digital Converter,ADC) IP核.在D/A转换电路的设计上,采用"7MSB (Most-Significant-Bit) + 3LSB (Least-Significant-Bit)" R-C混合D/A转换方式,有效减小了IP核的面积,并通过采用高位电阻梯复用技术有效减小了系统对电容的匹配性要求.在比较器的设计上,通过采用一种低失调伪差分比较技术,有效降低了输入失调电压.在版图设计上,结合电容阵列对称布局以及电阻梯伪电阻包围的版图设计方法进行设计以提高匹配性能.整个IP核的面积为322 μm×267 μm.在2.5 V模拟电压以及1.2 V数字电压下,当采样频率为200 kS/s,输入频率为1.03 kHz时,测得的无杂散动态范围(Spurious-Free Dynamic Range,SFDR)和有效位数(Effective Number Of Bits,ENOB)分别为68.2 dB和9.27,功耗仅为440 μW,测试结果表明本文ADC IP核非常适合嵌入式系统的应用.
模数转换器(ADC)、逐次逼近寄存器(SAR)、触摸屏SoC、CMOS、低功耗
32
TN431.2(微电子学、集成电路（IC）)
国家自然科学基金60725415,60971066,60676009,60776034,60803038;国家863计划项目2009AA01Z258,2009AA01Z260;国家重大科技专项2009ZX01034-002-001-005资助课题
2011-03-17（万方平台首次上网日期，不代表论文的发表时间）
共6页
2993-2998
