可编程逻辑阵列分段递进优化布局算法研究
为了提高FPGA(Field Programmable Gate Array)的布通率并优化电路的连线长度,在模拟退火算法的基础上,该文提出一种新的FPGA布局算法.该算法在不同的温度区间采用不同的评价函数,高温阶段采用半周长法进行快速优化布局,低温阶段在评价函数中加入变量因子并进行适度的回火处理,以此来优化布局.实验表明,该算法提高了布通率,优化了连线长度,与最具代表性的VPR(Versatile Place and Route)布局算法相比布线通道宽度提高了近6%,电路总的连线长度降低了4~23%.
FPGA、布局、评价函数、布通率、模拟退火、VPR(Versatile Place and Route)
32
TN432.2(微电子学、集成电路(IC))
2010-07-14(万方平台首次上网日期,不代表论文的发表时间)
共6页
1395-1400