PCI总线多用户数据缓冲区管理器的实现
分析了一种PCI总线上支持多个用户的数据缓冲区管理器电路所采用的电路结构,给出了关键点的仿真波形.从理论上分析了用户的缓冲区分配原则、端口总线带宽、用户最大服务等待时间和最小缓冲区数量等工作参数.给出了多用户缓冲区管理器中所需要最小存储区的计算方法.以分析为基础,采用XILINX的XCV600EPQ240实现了128用户缓冲区管理器电路,并在实际系统中进行了测试和验证.
VLSI、PCI总线、先入先出存储器、缓冲区管理、现场可编程门阵列
27
TN47(微电子学、集成电路(IC))
江苏省首批科技攻关项目BG2000010-1
2005-08-25(万方平台首次上网日期,不代表论文的发表时间)
共5页
1162-1166