多级嵌套维纳滤波降秩的空时自适应处理器

摘要：

该文将空时处理技术与降秩理论结合应用,利用多级嵌套维纳滤波降秩空时自适应处理.这种设计的效果是阵的自由度大大增加,抗干扰能力有质的提高,而计算量仍维持很低水平,收敛速度不受影响.仿真试验用于验证空时处理使阵列自由度提高,具有在宽带内处理干扰的能力,同时还表明多级嵌套维纳滤波在很低的秩下就有近似满秩的MSE性能,充分证实了低秩抗干扰自适应处理器的设计合理性.

关键词：空时自适应处理、多级嵌套维纳滤波、降秩算法

所属期刊栏目：26

分类号：TN911.7;TN713

资助基金：国家部级科研项目41321090202

在线出版日期：2004-04-30（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：77-81