一种小波分解滤波器高速实现结构

摘要：

近年来,小波变换得到了广泛的应用,快速塔式分解算法是它应用的一个有利工具,其地位相当于FFT之于Fourier分析,因此DWT的快速硬件实现变成了其应用的一个重要问题,本文通过将并行systolic FIR滤波器结构引入小波分解滤波器的设计,得到了一种小波分解滤波器的实现结构.该结构由于应用了systolic技术及采用并行结构,除了可以提高运算速度外,还可以提高系统的数据吞吐率以及降低系统功耗.

关键词：小波分解、Systo1ic结构、并行实现

所属期刊栏目：23

分类号：TN713;O177.6(基本电子电路)

在线出版日期：2003-11-14（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：1041-1045