10 kV SiC LBD-MOSFET结构设计与特性研究
针对SiC MOSFET体二极管双极退化效应,该文提出了一种集成低势垒二极管的10 kV SiC MOSFET器件新结构(LBD-MOSFET).该结构通过在一侧基区上方注入N阱,降低了漏源间的电子势垒,从而在元胞中形成一个低势垒二极管(LBD).当LBD-MOSFET在第三象限工作时,低的电子势垒使LBD以更低的源漏电压开启,有效避免了体二极管开通所导致的双极退化效应.二维数值分析结果表明,SiC LBD-MOSFET的击穿电压达13.5 kV,第三象限开启电压仅为1.3 V,相比传统结构降低48%,可有效降低器件第三象限导通损耗.同时,由于LBD-MOSFET具有较小的栅漏交叠面积,其栅漏电容仅为1.0 pF/cm2,器件的高频优值为194 mΩ·pF,性能相比传统结构分别提升了81%和76%.因此,LBD-MOSFET适用于高频高可靠性电力电子系统.
击穿电压、栅漏电容、低势垒、碳化硅、第三象限
50
TN386(半导体技术)
国家科技重点研发计划;广东省自然科学基金
2021-08-02(万方平台首次上网日期,不代表论文的发表时间)
共7页
520-526